TIDEP0012为AM437x DDR3/DDR3L设计提供参考。参考板的存储器、叠层和约束构成完整方案，单独复制线长或一张原理图不能证明另一结构可用。
AM437x DDR3参考设计的评审要点
| 核对对象 | 中文解释与适用条件 | 项目确认与记录 |
|---|---|---|
| 接口拓扑 | 地址/命令、时钟、数据和选通信号分别约束 | 核对实际存储器、终端、电源及控制器配置 |
| 物理时序 | 长度约束应转换为实际传播与偏斜预算 | 由选定叠层和器件模型核对延时及参考面 |
| 训练和压力测试 | 启动成功只证明一种运行条件 | 覆盖温度、供电、读写压力和目标频率，保存配置日志 |
| 免VTT的条件｜TIDEP0012 | AM437x示例免VTT端接必须同时满足短走线、最多两颗DDR3器件、平衡T拓扑；任一条件不成立就按有VTT的端接指南评审 | 不要把免VTT当所有DDR3板的降本规则；短线具体限制由该控制器、存储器及板级仿真/验证确认 |
| 示例配置与时序 | 参考设计采用两颗4-Gbit DDR3/DDR3L，时钟最高400 MHz，对应DDR-800数据率 | 这是该参考板的条件；移植需锁定型号、位宽、叠层、拓扑、时序设置并做内存压力与温度验证 |
DDR3能否取消VTT，先判断拓扑还是成本
参考设计的免端接条件只适用于指定控制器、器件数量和拓扑。若先删除电源再补布线，很容易失去设计成立的前提。
检查顺序
- 锁定控制器与存储器、位宽、数量、时钟和目标工作模式
- 按对应指南检查端接、拓扑、走线与叠层，逐项列出偏离参考的部分
- 在批准配置下做初始化、压力与温度验证，保存错误和训练结果
应交付的判断与记录
输出拓扑图、规则例外和验证记录；任一参考前提不成立时重新评审，不用同系列设计名代替当前板论证
